Requested Patent:

JP6019838A

Title:

OPTICAL BACK PLANE;

Abstracted Patent

JP6019838;

Publication Date:

1994-01-28;

Inventor(s):

KURIYAMA MASARU; others: 03;

Applicant(s):

HITACHI CABLE LTD; others: 01;

Application Number:

JP19910283151 19911029 ;

Priority Number(s):

IPC Classification:

G06F13/376; G06F15/16; H04B10/12; H05K7/14;

Equivalents:

ABSTRACT:

PURPOSE: To improve the extensiveness of a multi-microprocessor system.

CONSTITUTION:Opto-electric tranducers 941-94N tranducing a light signal which respective microprocessor boards 201-20N transmit into an electric signal and outputting it, a transmission control part 92 monitoring whether a collision occurs in transmission data or not, transferring all data which the respective microprocessor boards 201-20N transmit to the microprocessor boards 201-20N when the collision does not occur, transferring all data which the microprocessor board with the highest priority transmits to the microprocessor boards 201-20N and abolishing data which the other microprocessor boards transmit when the collision occurs, and electric/optic converters 931-93N converting the electric signal transferred from the transfer control part 92 into the light signal and outputting it to the respective microprocessor boards are provided.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-19838

(43)公開日 平成6年(1994)1月28日


(51) Int.Cl. ⁵ G 0 6 F 13/376		識別記号			庁内整理番号 9072-5B) F I	技術表示箇所		
	15/16		360	Z	8840-5L				•	
H04B	10/12				•					
H05K	7/14			т	7301-4E		•			
	.,			_	8220-5K		H04B	9/00		Q
			•					審査請求	未請求	請求項の数2(全 12 頁)
(21)出願番号	 ;	特願平	3-2831	 51		T	(71)出願人	. 0000051	20	
• .					•			日立電視	泉株式会 社	±
(22)出願日		平成3年(1991)10月29日						東京都日	代田区才	九の内二丁目1番2号
	•						(71)出願人	0000051	08	
								株式会社	L日立製f	作所
					•			東京都刊	* 公田分	申田駿河台四丁目 6 番地
					•		(72)発明者	栗山	}	
•						1		茨城県 日	有日市立日	新町5丁目1番1号 日立
								電線株式	会社オス	プトロシステム研究所内
			•				(72)発明者	青木 照	明	•
							•	茨城県E	立市日本	第15丁目1番1号 日立
										プトロシステム研究所内
•							(74)代理人	弁理士	稍谷 信	官雄
			•						•	最終頁に続く

(54)【発明の名称】 光パックブレーン

(57)【要約】 (修正有

【目的】 マルチマイクロプロセッサシステムの拡張性を向上させる。

【構成】 各マイクロプロセッサボード201~20Nが送信する光信号を電気信号に変換し出力する光/電気変換器941~94N、送信データに衝突が起こったか起こらなかったかを監視し、衝突が起こらなければ各マイクロプロセッサボード201~20Nが送信する全てのデータをそのまま全てのマイクロプロセッサボード201~20Nに転送し、衝突が起きた場合は、最も優先順位の高いマイクロプロセッサボードが送信したデータを全てのマイクロプロセッサボード201~20Nに転送し、その他のマイクロプロセッサボードが送信したデータは破棄する伝送制御部92並びに、伝送制御部92から転送されて来た電気信号を光信号に変換し各マイクロプロセッサボードに出力する電気/光変換器931~93Nとを備えている。



1

【特許請求の範囲】

【簡求項1】 マルチマイクロプロセッサシステムを構 成する複数のマイクロプロセッサポード相互間において データをシリアルに伝送するための信号線と、各マイク ロプロセッサポードが送信する光信号を電気信号に変換 し上記信号線へ出力する光/電気変換器と、上記信号線 の途中において各マイクロプロセッサポードの送信デー 夕に衝突が起こったか起こらなかったかを監視し、衝突 が起こらなければ各マイクロプロセッサポードが送信す る全てのデータをそのまま全てのマイクロプロセッサポ 10 ードに転送し、衝突が起きた場合は、最も優先順位の高 いマイクロプロセッサポードが送信したデータを全ての マイクロプロセッサポードに転送し、その他のマイクロ プロセッサポードが送信したデータは破棄する伝送制御 部と、該伝送制御部から転送されて来た電気信号を光信 号に変換し各マイクロプロセッサポードに出力する電気 /光変換器とを備えていることを特徴とする光パックプ

【蘭求項2】 マルチマイクロプロセッサシステムを構成する複数のマイクロプロセッサポード相互間において 20 データをシリアルに伝送するための光伝送路と、各マイクロプロセッサポードが送信する信号を全てのマイクロプロセッサポードの台数分以上に分岐する光分岐器とを備えていることを特徴とする光パックプレーン。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はバックプレーンに係り、 特に複数のマイクロプロセッサポード間の光相互接続を 行う光バックプレーンに関するものである。

[0002]

【従来の技術】現在、コンピュータシステムに対する多機能化、高速処理化の要求が高まるにともない、複数のマイクロプロセッサポードを結合し、処理を分散できるマルチマイクロプロセッサシステムが増加してきている。

【0003】従来、マイクロプロセッサボード相互間の接続には、図12に示すようなKビットのデータを並列に転送する電気バックプレーン10が使われてきた。電気バックプレーン10は、マイクロプロセッサボード間でやり取りするデータの並列転送を行うための電気信号線K本からなるデータパス11と、データの転送相手のマイクロプロセッサボードを指定するための電気信号線M本から成るアドレスパス12と、どのマイクロプロセッサボードがデータバスおよひアドレスパスを使用するかを決定するパス使用権獲得用の電気信号線13と、各マイクロプロセッサボードに電力を供給するための電力線14とを備えている。図13に示すように、各マイクロプロセッサボード201~20Nはそれぞれコネクタ211~21Nを介して電気パックプレーン10のデータパス11、アドレスパス12、アドレスパス使用権獲50

得用の信号線13、電力線14の全てに接続される。

【0004】各マイクロプロセッサポード201~20 Nは、電気パックプレーン10のアドレスパス12によ って範囲が0から2 ** こ決定されるアドレス空間によ り論理的に接続される。図14にそのアドレス空間30 の構成例を示す。同図に示すように、アドレス空間30 の全領域は、マイクロプロセッサポード201に割り当 てられたアドレス領域301、マイクロプロセッサボー ド202に割り当てられたアドレス領域302、マイク ロプロセッサポード203に割り当てられたアドレス領 域303、マイクロプロセッサポード20N-1に割り 当てられたアドレス領域30N-1、及びマイクロプロ セッサポード20Nに割り当てられたアドレス領域30 Nで占められている。このように、従来の電気パックブ レーンにおいては、アドレス空間の中のある領域を固定 的に割り当てることにより各マイクロプロセッサポード を論理的に接続する。

【0005】各マイクロプロセッサポード201~20 N間でデータの受け渡しを行うには、まずデータを送信 するマイクロプロセッサポードがデータバス及びアドレ スパス使用権獲得用の信号を出力し、これらパスの使用 権を獲得したのちアドレスパスにはデータ送信相手のマ イクロプロセッサポードのアドレスを出力し、データバ スには送信データを出力する。その一例として、マイク ロプロセッサポード201からマイクロプロセッサポー ド202にデータを送信する場合にマイクロプロセッサ ポード201が出力する信号の様子を図15に示す。マ イクロプロセッサポード201は、パス使用権獲得用の 信号41を出力し、データパス11およびアドレスパス 30 12の使用権を獲得した時点42において、アドレスバ ス12にはデータ送信相手のマイクロプロセッサポード 202のアドレス領域302の中のあるアドレス302 aを出力し、データパス11には送信データ43を出力 する。このように、従来の電気バックブレーンにおいて は、各マイクロプロセッサポードは1対1でデータの受 け渡しを行う。

[0006]

【発明が解決しようとする課題】ところで、上述した電気パックプレーンを用いた従来のマルチマイクプロセッサシステムにおいては、システムの拡張性およびデータの受渡しに問題があった。

【0007】一例として、あるマルチマイクロプロセッサ・システムに機能追加のためマイクロプロセッサポードを新たに加えた場合を図16に示す。同図において、マイクロプロセッサポード201~20Nは図13に示すマイクロプロセッサポードであり、マイクロプロセッサポードであり、マイクロプロセッサポードである。このマルチマイクロプロセッサ・ステムのアドレス空間を図17に示す。図17において、アドレス空間61は全て既存のマイクロプロで

ロセッサポード201~20Nに割り当てられており、 新たに加えたマイクロプロセッサポード20N+1が要 する領域30N+1をアドレス空間61の範囲内に割り 当てることはできない。したがって、マイクロプロセッ サポード201~20Nと新たに加えたマイクロプロセ ッサポード20N+1とを論理的に接続することはでき

ず、マイクロプロセッサポード201~20Nと新たに 加えたマイクロプロセッサポード20N+1との間でデ ータの受渡しができない。

[0008] このように、従来の電気バックブレーンに 10 おいては一見、パックプレーンの大きさを大きくし、さっ らにコネクタを増やすことによりシステムを拡張するこ とは容易であると考えられるが、これはあくまで物理的 な拡張であり、正常にデータの受渡しを行う上で必要な アドレス空間を越えたシステムの拡張はできない。

【0009】次に、あるマルチマイクロプロセッサシス テムの機能向上のためマイクロプロセッサポードの改良 を行った場合を図18に示す。同図において、マイクロ プロセッサボード201とマイクロプロセッサボード2 03~20Nは図13に示すマルチマイクロプロセッサ 20 システムを構成するマイクロプロセッサポードであり、 マイクロプロセッサポード202aは性能向上のため改 良されたマイクロプロセッサポードである。このマルチ マイクロプロセッサシステムのアドレス空間を図19に 示す。図19において、性能向上のため改良されたマイ クロプロセッサポード202aが要するアドレス領域8 2 は改良前に比較して広くなっており、これと隣り合う。 マイクロプロセッサポード201に割り当てられた領域 301との間は領域83の部分が重なっており、またマ イクロプロセッサポード203に割り当てられた領域3 03との間は領域84の部分が重なっている。したがっ て、マイクロプロセッサポード202aとマイクロプロ セッサポード201以外のマイクロプロセッサポードが このアドレス領域が重なった領域83内のアドレスにデ ータを送信した場合、マイクロプロセッサポード202 aとマイクロプロセッサポード201の両方がデータを 受信してしまい正常なデータの受渡しが行えない。ま た、マイクロプロセッサボード202aとマイクロプロ セッサボード203以外のマイクロプロセッサボードが アドレス領域が重なった領域84内のアドレスにデータ 40 を送信した場合、マイクロプロセッサボード202aと マイクロプロセッサポード203の両方がデータを受信 してしまい正常なデータの受渡しが行えない。

【0010】このように、従来の電気パックプレーンを 用いたマルチマイクロプロセッサシステムにおいては、 性能向上のためシステムを構成する一部のマイクロプロ セッサポードを改良する場合においても、既存システム のアドレス空間に変化がないようにしなければ正常なデ ータの受渡しを行うことができない。

レーンにおいては各マイクロプロセッサポードは1対1 でデータの受渡しを行うため、あるマイクロプロセッサ ボードが全てのマイクロプロセッサボードに同一内容の データを送信する場合でも、図14において示したよう なデータ受波し動作を他の全てのマイクロプロセッサボ ードの枚数分行わなければならず、非能率的である。

【0012】本発明の目的は、前記した従来技術の欠点 を解消し、マルチマイクロプロセッサシステムの拡張性 に優れ、且つ、システムを拡張した際にもこれを構成す るすべてのマイクロプロセッサポード相互間のデータの 受渡しを正常に行うことのできる新規なパックプレーン を提供することにある。

[0013]

【課題を解決するための手段】上配目的を達成するため 本発明の光パックプレーンは、マルチマイクロプロセッ サシステムを構成する複数のマイクロプロセッサポード 相互間においてデータを直列に伝送するための信号線 と、各マイクロプロセッサポードが送信する光信号を電 気信号に変換し上記信号線へ出力する光/電気変換器 と、上記光伝送路の途中において各マイクロプロセッサ ボードの送信データに衝突が起こったか起こらなかった かを監視し、衝突が起こらなければ各マイクロプロセッ サポードが送信する全てのデータをそのまま全てのマイ クロプロセッサポードに転送し、衝突が起きた場合は、 最も優先順位の高いマイクロプロセッサボードが送信し たデータを全てのマイクロプロセッサポードに転送し、 その他のマイクロプロセッサポードが送信したデータは 破棄する伝送制御部と、その伝送制御部から転送されて 来た電気信号を光信号に変換し各マイクロプロセッサポ ードに出力する電気/光変換器とを備えて構成され、或 いは、マルチマイクロプロセッサシステムを構成する複 数のマイクロプロセッサポード相互間においてデータを 直列に伝送するための光伝送路と、各マイクロプロセッ サポードが送信する信号を全てのマイクロプロセッサポ ードの台数分以上に分岐する光分岐器とを備えて構成さ れる.

[0014]

【作用】本発明の光パックプレーンは、マイクロプロセ ッサポード間でやり取りするデータをパラレルに転送す るパス構造に代えて、データをシリアルに伝送する伝送 路構造を採用している。したがって、各マイクロプロセ ッサポードに、自分が送信したデータが他のマイクロブ ロセッサポードが送信したデータと衝突したかどうかを 光パックプレーンから受け取るデータの内容を監視する ことによって検出し、且つデータの衝突があった場合は 同じフレームを再送する機能を持たせておくことによ り、マルチマイクロプロセッサシステムを拡張した際に も既存のアドレス空間に影響を与えることなく正常にデ ータの受渡しを行うことができる。マイクロプロセッサ 【0011】また、前述したように従来の電気バックブ 50 ポードに上記機能を持たせることはプログラム変更等に

5

より容易に達成できるので、本発明の光バックプレーン を用いて既存のマイクロプロセッサボードによる高性能 なマルチマイクロプロセッサシステムを実現することが できる。

[0015]

【実施例】次に、本発明の実施例について説明する。

【0016】 [実施例1] 図1は本発明の第1の実施例 を示す図であり、光パックプレーン90とN台のマイク ロプロセッサポード201~20Nとの接続形態を示し ている。光パックプレーン90は、マイクロプロセッサ 10 ポード201~20N相互間においてデータを直列に伝 送するための信号線921~92N、及び92Rと、各 マイクロプロセッサポード201~20Nが送信する光 信号を電気信号に変換し信号線921~92Nへ出力す る光/電気(O/E)変換器941~94Nと、信号線 921~92Nと信号線92R間を中継すると共に各マ イクロプロセッサポード201~20Nの送信データに 衝突が起こったか起こらなかったかを監視し、衝突が起 こらなければ各マイクロプロセッサポード201~20 Nが送信する全てのデータをそのまま全てのマイクロブ 20 ロセッサポード201~20Nに転送し、衝突が起きた 場合は、最も優先順位の高いマイクロプロセッサボード が送信したデータを全てのマイクロプロセッサポード2 01~20Nに転送し、その他のマイクロプロセッサボ ードが送信したデータは破棄する伝送制御部91と、伝 送制御部91から転送されて来た電気信号を光信号に変 換し各マイクロプロセッサポード201~20Nに出力 する電気/光 (E/O) 変換器931~93Nと、各マ イクロプロセッサポード201~20Nに電力を供給す るための電力線95とを備えて構成されている。E/O 変換器 9 3 1 ~ 9 3 N と O / E 変換器 9 4 1 ~ 9 4 N は、各マイクロプロセッサポード201~20Nに対応 させて各々一個づつ組を成して配設され、各組毎に光コ ネクタ961~96Nが設けられている。また、各光コ ネクタ961~96Nに隣接させて電力用コネクタ21 1~21Nが配設されている。尚、実際には、システム 拡張のため後にマイクロプロセッサポードを増設できる よう、光伝送路、〇/E及びE/〇変換器、コネクタ類 等は当初のマイクロプロセッサポード数よりも多く設定 される。

【0017】光パックプレーン90によって相互接続されるマイクロプロセッサポード201~20Nは、図2に示すように主プロセッサを含む内部回路105と、他のマイクロプロセッサポードとの通信を制御するアクセス制御部104と、他のマイクロプロセッサポード当てのデータをシリアルに送信し、他のマイクロプロセッサポードからの受信データをパラレルデータに変換するデータ直列並列変換回路101とを備えている。データ直列並列変換回路101は、光パックプレーン90の光コネクタ961~96Nと接続されるE/O変換器102 50

並びにO/E変換器103に接続されている。このよう に構成された各マイクロプロセッサボード201~20 Nは、他のマイクロプロセッサポード当てのデータをシ リアルに送信する。また、送信に際し各マイクロプロセ ッサポード201~20Nは他のマイクロプロセッサボ ード宛てのシリアルデータを一定長のフレーム単位に送 信する。そのフレームの構成を図3に示す。図3におい て、111はフレーム開始表示領域、112はレビット の送信相手のアドレス表示領域、113はLピットの送 信元のアドレス表示領域、114はデータ領域、115 はフレーム終了表示領域である。112及び113は2 1 個のアドレスを表すことができる。各マイクロプロセ ッサポード201~20Nは、自分が送信したデータが 他のマイクロプロセッサポードが送信したデータと衝突 し光パックプレーン90内部の伝送制御部91で破棄さ れたかどうかを、光パックプレーン90から受け取るフ レームの内容を監視することによって検出する。

【0018】図1に示したように、本実施例の光パック プレーン90においては従来の電気パックプレーンでの アドレスパス12のようなデータ転送相手のマイクロブ ロセッサポードを指定する信号線はない。そこで、マイ クロプロセッサポード201のアドレスは1、マイクロ プロセッサポード202のアドレスは2、マイクロプロ セッサポード203のアドレスは3、マイクロプロセッ サポード20NのアドレスはNというように各々のマイ クロプロセッサボードに単一の論理的アドレスを割り当 てる。このように本実施例の光パックプレーン90にお いては、各マイクロプロセッサポードに単一の理論的ア ドレスを割り当てることによって各マイクロプロセッサ ポード間を論理的に接続する。また、各マイクロブロセ ッサポードに割り当てられるアドレスは論理的なもので あるため、全てのマイクロプロセッサポードを一つのグ ループとしてそのグループに一つのアドレスを割り当て ることにより、全てのマイクロプロセッサポードを一つ のアドレスで指定することも可能である。

【0019】データ受渡しの際には、データを送信するマイクロプロセッサボードが自分のアドレスを送信元のアドレス表示領域113に書込み、送信相手のマイクロプロセッサボードのアドレスを送信相手のアドレス表示領域112に書込んだフレームを送信する。そして、データを送信したそのマイクロプロセッサボードは、光パックプレーン90から受け取るフレームの送信元のアドレス表示領域113及び送信相手のアドレス表示領域112の内容を監視することによって送信したフレームが送信相手のマイクロプロセッサボードに転送されたか又は光パックプレーン90内部の伝送制御部91で破棄されたかを検出し、破棄された場合は同じフレームを再送する。

【0020】一例として、マイクロプロセッサポード2 01からマイクロプロセッサポード202にデータを送 信する場合にマイクロプロセッサポード201が出力す るフレームを図4に示す。同図において、送信相手のア ドレス表示領域112にはマイクロプロセッサポード2 02のアドレス2を啓込み、送信元のアドレス表示領域 113にはマイクロプロセッサポード201のアドレス 1を啓込む。マイクロプロセッサポード201は、この フレームを送信し、その後、光パックプレーン90から 受け取るフレームを監視し、光パックプレーン90から 受け取るフレームの送信元のアドレス表示領域が1であ りかつ、送信相手のアドレス表示領域が2である場合は 10 送信したフレームが送信相手のマイクロプロセッサボー ド202に転送されたとみなし、送信元のアドレス表示 領域が1でなく、又は送信相手のアドレス表示領域が2 ではない場合は送信したフレームは光パックプレーン9 0内部の伝送制御部91で破棄されたとみなし、同じフ レームを再送する。

【0021】次に、光バックプレーン90を用いて構成 したマルチマイクロプロセッサシステムのシステム拡張 性について説明する。

【0022】図5は既存のマルチマイクロプロセッサシ 20 ステムに機能追加のため別のマイクロプロセッサボード を新たに加えた場合を示している。同図において、マイ クロプロセッサポード201~20Nは図1に示すマル チマイクロプロセッサシステムを構成するマイクロプロ セッサポードであり、マイクロプロセッサポード20N +1は機能追加のため新たに加えたマイクロプロセッサ ポードである。ここで、マイクロプロセッサポード20 N+1の論理的アドレスにはN+1が割り当てられる。 マイクロプロセッサポード201~20N+1に割り当 てられたアドレスの総数Yが、各マイクロプロセッサボ 30 ード201~20Nが出力するフレームのレビットの送 信相手のアドレス表示領域112及び、レビットの送信 元のアドレス表示領域113が表すことができる21個 のアドレスよりも少なければ、すなわちY≦2¹ の場合 は、送信相手のアドレス表示領域112や送信元のアド レス表示領域113にN+1を書き込むことにより、マ イクロプロセッサボード201~20Nとマイクロプロ セッサポード20N+1の間でデータのやり取りをする ことができる。また、マイクロプロセッサポード201 ~20N+1に割り当てられたアドレスの総数Yが、各 40 マイクロプロセッサポードが出力するフレームのレビッ トの送信相手のアドレス表示領域112及び、Lピット の送信元のアドレス表示領域113が表すことができる 21 個のアドレスよりも多い場合、すなわち Y > 21 の 場合は、図6に示すように各マイクロプロセッサポード が出力するフレームの送信相手のアドレス表示領域11 2及び、送信元のアドレス表示領域113をL+pピッ トとして、L+pをY≦211p を満たす値とすることに より、送信相手のアドレス表示領域112や送信元のア ドレス表示領域112にN+1を書き込むことにより、

マイクロプロセッサポード201~20Nとマイクロプロセッサポード20N+1の間でデータのやり取りをすることができる。

【0023】図7は既存のマルチマイクロプロセッサシステムの機能向上のため一部のマイクロプロセッサボードの改良を行った場合を示している。同図において、マイクロプロセッサボード201とマイクロプロセッサボード203~20Nは図1に示すマルチマイクロプロセッサボードであり、マイクロプロセッサボード202aは性能向上のため改良されたマイクロプロセッサボードである。この場合、マイクロプロセッサボード202のアドレスを改良前のマイクロプロセッサボード202のアドレスと同様に2とすれば、マイクロプロセッサボード202に改良を行う前と同様にデータのやり取りをすることができる。

【0024】前述したように、本実施例の光バックプレーン90においては、全てのマイクロプロセッサボードを一つのグループとしてそのグループに一つのアドレスを割り当てることにより、全てのマイクロプロセッサボードを一つのアドレスで指定することも可能である。したがって、あるマイクロプロセッサボードが他の全てのマイクロプロセッサボードに同じ内容のデータを送信する場合、前述の全てのマイクロプロセッサボードを表すアドレスを送信相手のアドレス表示領域に書き込むことにより、1種類のフレームを1回送信すればよく非常に能率的である。

【0025】 [実施例2] 図8に本発明の第2の実施例 を示す。同図に示す光パックプレーン100はマイクロ プロセッサシステムを構成する複数のマイクロプロセッ サポード201~20N相互間においてデータをシリア ルに伝送するための光伝送路971~97N及び981 ~98Nと、各マイクロプロセッサポード201~20 Nからの信号(光信号)を全てのマイクロプロセッサボ ードの台数分以上に分岐して受信側光伝送路981~9 8 Nへ送出する光分岐器 9 2 と、各マイクロプロセッサ ポード201~20Nに電力を供給するための電力線9. 5とを備えて構成されている。光伝送路の入・出力端の 各組毎に光コネクタ961~96Nが設けられている。 また、光コネクタ961~96Nに隣接させて電力用コ ネクタ211~21Nが配設されている。尚、実際に は、システム拡張のため後にマイクロプロセッサポード を増設できるよう、光伝送路、コネクタ類等は当初のマ イクロプロセッサポード数よりも多く設定される。

【0026】このように構成された光パックプレーン100においては、各マイクロプロセッサポード201~20Nが送信する光信号は光分岐器91で分岐されて全てのマイクロプロセッサポード201~20Nに転送される。

50 【0027】光パックプレーン100によって相互接続

されるマイクロプロセッサポード201~20Nは、図 9に示すように主プロセッサ106を含む内部回路10 5と、他のマイクロプロセッサポードとの通信を制御す るアクセス制御部104と、他のマイクロプロセッサボ ード当てのデータをシリアルに送信し、他のマイクロブ ロセッサポードからの受信データをバラレルデータに変 換するデータ直列並列変換回路101とを備えている。 内部回路105は、主プロセッサ106の他に、主メモ リ107と通信制御プロセッサ109とを有し、これら がプロセッサポードパス108を介してアクセス制御部 10 104に接続されている。データ直列並列変換回路10 1は、光パックプレーン90の光コネクタ961~96 Nと接続されるO/E変換器102並びにE/O変換器 103に接続されている。このように構成された各マイ クロプロセッサポード201~20Nは、他のマイクロ プロセッサポード当てのデータをシリアルに送信する。 また、送信に際し各マイクロプロセッサポード201~ 20Nは他のマイクロプロセッサポード宛てのシリアル データを一定長のフレーム単位に送信する。 そのフレー ムの構成は図3と同様である。

[0028] 図8に示したように、本実施例の光パック プレーン100においては従来の電気パックプレーン1 0でのアドレスパス12のようなデータ転送相手のマイ クロプロセッサポードを指定する信号線はない。そこ で、この光パックプレーン100を用いてマイクロプロ セッサシステムを構成する場合においても、上記第1実 施例と同様に各マイクロプロセッサポード201~20 Nに単一の論理的アドレスを割り当て各マイクロプロセ ッサポード201~20N間を論理的に接続する。そし て、データ受渡しの際には、データを送信するマイクロ 30 プロセッサポードが自分のアドレスを送信元のアドレス 表示領域113に書込み、送信相手のマイクロプロセッ サポードのアドレスを送信相手のアドレス表示領域11 2に書込んだフレームを送信する。データを送信したそ のマイクロプロセッサポードは、光パックプレーン10 0から受け取るフレームの送信元のアドレス表示領域1 13及び送信相手のアドレス表示領域112の内容を監 視することによって、送信したフレームが送信相手のマ イクロプロセッサポードに転送されたか又は他のマイク ロプロセッサポードが送信したデータと衝突したかどう 40 かを検出し、衝突した場合は同じフレームを再送する。

【0029】一例として、マイクロプロセッサポード2 01からマイクロプロセッサボード202にデータを送 信する場合のデータ受渡し方法について説明する。マイ、 クロプロセッサポード201が出力するフレームの構成 は図4と同様である。マイクロプロセッサポード201 は、フレームを送信し、その後、光パックプレーン10 0から受け取るフレームを監視し、光パックプレーン1 00から受け取るフレームの送信元のアドレス表示領域 $1 \ 1 \ 3 \$ が $1 \$ でありかつ、送信相手のアドレス表示領域 $1 \ \ 50 \ \$ あり、マイクロプロセッサポード $2 \ 0 \ 2 \ a$ は性能向上の

10

12が2である場合は送信したフレームが送信相手のマ イクロプロセッサポードに転送されたとみなし、そうで ない場合は送信したフレームが他のマイクロプロセッサ ポードが送信したデータと衝突し正常なデータフレーム が転送されなかったとみなし、同じフレームを再送す

【0030】次に、光パックプレーン100を用いて構 成したマルチマイクロプロセッサシステムのシステム拡 **張性について説明する。**

【0031】図10は既存のマルチマイクロプロセッサ システムに機能追加のため別のマイクロプロセッサボー ドを新たに加えた場合を示している。同図において、マ イクロプロセッサポード201~20Nは図8に示すマ ルチマイクロプロセッサシステムを構成するマイクロブ ロセッサポードであり、マイクロプロセッサポード20 N+1は機能追加のため新たに加えたマイクロプロセッ サポードである。ここで、マイクロプロセッサポード2 0N+1の論理的アドレスにはN+1が割り当てられ る。マイクロプロセッサポード201~20N+1に割 り当てられたアドレスの総数Yが、各マイクロプロセッ 20 サポード201~20Nが出力するフレームのLピット の送信相手のアドレス表示領域112及び、レビットの 送信元のアドレス表示領域113が表すことができる2 ¹ 個のアドレスよりも少なければ、すなわちY≦2¹ の -場合は、送信相手のアドレス表示領域112や送信元の アドレス表示領域113にN+1を書き込むことによ り、マイクロプロセッサポード201~20Nとマイク ロプロセッサポード20N+1の間でデータのやり取り をすることができる。また、マイクロプロセッサポード 201~20N+1に割り当てられたアドレスの総数Y が、各マイクロプロセッサポードが出力するフレームの レビットの送信相手のアドレス表示領域112及び、L ビットの送信元のアドレス表示領域113が表すことが できる21 個のアドレスよりも多い場合、すなわちY> 21 の場合は、第1の実施例と同様、図6に示すように 各マイクロプロセッサポードが出力するフレームの送信 相手のアドレス表示領域112及び、送信元のアドレス 表示領域113をL+pピットとして、L+pをY≦2 1・9 を満たす値とし、送信相手のアドレス表示領域11 2や送信元のアドレス表示領域112にN+1を書き込 むことにより、マイクロプロセッサボード201~20 Nとマイクロプロセッサボード20N+1の間でデータ のやり取りをすることができる。

【0032】図11は既存のマルチマイクロプロセッサ システムの機能向上のため一部のマイクロプロセッサボ ードの改良を行った場合を示している。同図において、 マイクロプロセッサポード201とマイクロプロセッサ ポード203~20Nは図8に示すマルチマイクロプロ セッサシステムを構成するマイクロプロセッサポードで ため改良されたマイクロプロセッサボードである。この場合、マイクロプロセッサポード202aのアドレスを改良前のマイクロプロセッサポード202のアドレスと同様に2とすれば、マイクロプロセッサポード202に改良を行う前と同様にデータのやり取りをすることができる。

【0033】また、この光パックプレーン100においても、全てのマイクロプロセッサポードを一つのグループとしてそのグループに一つのアドレスを割り当てることにより、全てのマイクロプロセッサポードを一つのア 10ドレスで指定することも可能である。したがって、あるマイクロプロセッサポードが他の全てのマイクロプロセッサポードに同じ内容のデータを送信する場合、前述の全てのマイクロプロセッサポードを表すアドレスを送信相手のアドレス表示領域112に書き込むことにより、1種類のフレームを1回送信すればよく非常に能率的である。

[0034]

【発明の効果】以上要するに本発明の光パックブレーンは、マルチマイクロブロセッサシステムの拡張性に優 20れ、システムを拡張した際にもこれを構成するすべてのマイクロブロセッサボード相互間のデータの受渡しを正常且つ能率的に行うことができるという優れた効果を発揮する。

【図面の簡単な説明】

【図1】本発明の第1実施例を示すマルチマイクロプロセッサシステムの構成図である。

【図2】図1の光パックプレーンにより相互接続されるマイクロプロセッサポードを示す構成図である。

【図3】本発明の光パックプレーンにより相互接続され 30 るマイクロプロセッサポードが送信するフレームの構成例を示す図である。

【図4】本発明の光パックプレーンにより相互接続されるマイクロプロセッサポードが送信するフレームの構成例を示す図である。

【図5】図1に示すマルチマイクロプロセッサシステム に機能迫加のためマイクロプロセッサポードを新たに加 えた場合を示を示す構成図である。

【図6】本発明の光バックプレーンにより相互接続されるマイクロプロセッサボードが送信するフレームの構成 40 例を示す図である。

【図7】図1に示すマルチマイクロプロセッサシステム の機能向上のため一部のマイクロプロセッサポードの改 良を行った場合を示す構成図である。

【図8】本発明の第2実施例を示すマルチマイクロプロ

セッサシステムの構成図である。

【図9】図8の光パックプレーンにより相互接続されるマイクロプロセッサポードを示す構成図である。

12

【図10】図8に示すマルチマイクロプロセッサシステムに機能追加のためマイクロプロセッサポードを新たに加えた場合を示を示す構成図である。

【図11】図8に示すマルチマイクロプロセッサシステムの機能向上のため一部のマイクロプロセッサボードの改良を行った場合を示す構成図である。

0 【図12】従来の電気パックプレーンを示す構成図であ ス

【図13】従来の電気パックプレーンを用いて構成したマルチマイクロプロセッサシステムの構成図である。

【図14】図15に示すマルチマイクロプロセッサシステムのアドレス空間の一例を示す図である。

【図15】従来の電気パックブレーンを用いて構成したマルチマイクロブロセッサシステムにおける各マイクロブロセッサボード間のデータ受液し方法を説明するためのタイミングチャートを示す図である。

② 【図16】図15に示すマルチマイクロプロセッサシステムに機能追加のためマイクロプロセッサポードを新たに加えた場合を示を示す構成図である。

【図17】図18に示すマルチマイクロプロセッサシステムのアドレス空間の一例を示す図である。

【図18】図15に示すマルチマイクロプロセッサシステムの機能向上のため一部のマイクロプロセッサポードの改良を行った場合を示す構成図である。


【図19】図20に示すマルチマイクロプロセッサシステムのアドレス空間の一例を示す図である。

0 【符号の説明】

- 90 光パックプレーン
- 91 伝送制御部
- 92 光分岐器
- 100 光パックプレーン
- 921~92N+1 信号線
- 92R 信号線
- 931~93N+1 電気/光 (E/O) 変換器
- 941~94N+1 光/電気 (O/E) 変換器
- 971~97N+1 光伝送路
- 981~98N+1 光伝送路
 - 201~20N マイクロプロセッサポード


20N+1 システム機能追加のため増設されたマイクロプロセッサ

202a システムの機能向上のため改良されたマイクロプロセッサ




【図7】

[図8]




[図9]


【図10】




[図11]




[図12]




[図13]




[図14]





[図19]



フロントページの続き

(72)発明者 曽根 文樹

茨城県日立市日高町5丁目1番1号 日立 電線株式会社オプトロシステム研究所内 (72)発明者 寺田 松昭

神奈川県川崎市麻生区王禅寺1099 株式会 社日立製作所システム開発研究所内